首页
13问答网
>
VHDL程序求解？
VHDL程序求解？
2025-05-08 17:49:58
推荐回答（1个）
回答1：
这个，输入都没有时钟，你怎么延时2秒啊？？？
靠硬件逻辑延时啊，晕倒。
输入端口中至少还要增加
clk:in std_logic;
相关问答
最新问答
重庆北部新区上丁企业商务大厦在哪里?
天天酷跑经典7000米短距离爆分组合攻略
西安中心戴斯酒店到回民街怎么走
三国演义中，武功最高的，除了吕布还有谁？
武汉爱思特杨水斌做鼻子贵吗？大概需要多少钱？
极点俯视图怎么根据经度判断方向？
广安思源农商银行招聘结果出来没有？
超宽带发展历史是什么样的？
致青春里许开阳在划船的时候送给郑微的礼品哪里有买?
毫州市属于安徽哪个区
