首页
13问答网
>
用verilog语言怎样实现用状态机实现ADC0809采样控制，尤其是硬件实现中外部时钟信号怎样控制？
用verilog语言怎样实现用状态机实现ADC0809采样控制，尤其是硬件实现中外部时钟信号怎样控制？
2025-05-12 02:14:26
推荐回答（1个）
回答1：
就用一个时钟。
两个状态：
等待和请求：
请求时候请求0809采样，同时转换为等待；
等待态收到0809有效信号后，读取数据，转为请求状态。
相关问答
最新问答
神秘王爷的爱妃结局
酷派8737（移动4G）手机怎么样
我想买个手机!纠结于小米2还是魅族mx2啊!哪个好一些啊？
2×30w甲类功放板,选多少瓦环型变压器
肯德基储备干部怎么样 待遇前途之类的
馥印注册过商标吗？还有哪些分类可以注册？
监察、纪检、审计的区别？
广州自然传奇生物科技有限公司怎么样？
没工作怎么办理信用卡
从东门中到上油松村怎么坐公交车，最快需要多久
