FPGA中使用PLL所能达到的最大输出频率

2025-05-18 05:29:17
推荐回答(1个)
回答1:

cyclone 3跑150M应该可以的,以前跑过184.32MHz也是可以的,
Fmax表示当前你的逻辑综合后,最多只能跑120MHZ,PLL输出可以到150MHz,然后给到你只能跑120MHz的逻辑,当然肯定是不行的了。
想办法修改你的代码,让它能跑到150MHz以上,才行的。
我邮箱keyboard660@163.com,可以多交流